多微處理器cNc裝置的典型結(jié)構(gòu)   
  多微處理器結(jié)構(gòu)的cNc裝置多為模塊化結(jié)構(gòu)，通常采用共享總線和共享存儲(chǔ)器兩種典型結(jié)構(gòu)實(shí)現(xiàn)模塊間的互聯(lián)與通信。
  l-共享總線結(jié)構(gòu)
  以系統(tǒng)總線為中心的多微處理器cNc裝置，把組成cNc裝置的各個(gè)功能部件劃分為帶有cPU或DMA器件的主模塊和不帶cPU或DMA器件的從模塊(如各種RAM模塊、ROM塊、L，o模塊)兩大類。所有主模塊、從模塊都插在配有總線插座的機(jī)柜內(nèi)，共享標(biāo)準(zhǔn)系統(tǒng)總線。系統(tǒng)總線的作用是把各個(gè)模塊有效地連接在一起．按照標(biāo)準(zhǔn)協(xié)議交換各種數(shù)據(jù)和控制信息，構(gòu)成完整的系統(tǒng)，實(shí)現(xiàn)各種預(yù)定的功能。
 在系統(tǒng)中，只有主模塊有權(quán)控制和使用系統(tǒng)總線。同一時(shí)刻只能由一個(gè)主模塊占有總線，通過(guò)仲裁電路裁決各主模塊同時(shí)請(qǐng)求系統(tǒng)總線的競(jìng)爭(zhēng)，按承擔(dān)任務(wù)的重要程度預(yù)先安排好各主模塊的優(yōu)先級(jí)別或高低順序。總線仲裁的目的就是在各主模塊爭(zhēng)用總線時(shí)，判別出各模塊優(yōu)先級(jí)的高低。支持多微處理器系統(tǒng)的總線都設(shè)計(jì)有總線仲裁機(jī)構(gòu)，通常有串行和并行兩種裁決方式。在串行總線裁決方式中，優(yōu)先權(quán)的排列是按鏈接位置決定的。某個(gè)主模塊只有在前面優(yōu)先權(quán)更高的主模塊不占用總線時(shí)，才可使用總線，同時(shí)通知其后優(yōu)先權(quán)較低的主模塊不得使用總線，串行總線仲裁連線方式。在并行總線裁決的方式中，要配置專用邏輯電路來(lái)解決主模塊的判優(yōu)問(wèn)題，通常采用優(yōu)先權(quán)編碼方案并行總線仲裁連線方式。
 結(jié)構(gòu)模塊之間的通信主要依靠存儲(chǔ)器來(lái)實(shí)現(xiàn)．大部分系統(tǒng)采用公共存儲(chǔ)器方式。公共存儲(chǔ)器直接插在系統(tǒng)總線上，供任意兩個(gè)主模塊交換信息，有總線使用權(quán)的主模塊都能訪問(wèn)，使用公共存儲(chǔ)器的通信雙方都要占用系統(tǒng)總線。
 支持這種系統(tǒng)結(jié)構(gòu)的總線有：STD Bus(支持8位和16位字長(zhǎng))，Mult•Bus(I型可支持16位字長(zhǎng)，Ⅱ型可支持32位字長(zhǎng))，s一100 Bus(可支持16位字長(zhǎng))，VERSA Bus(可支持32位字長(zhǎng))，vME Bus(可支持32位字長(zhǎng))等。
    (1)分布式總線結(jié)構(gòu)。各微處理器之間均通過(guò)一條外部的通信鏈路連接在一起，它們相互之間的聯(lián)系及對(duì)共享資源的使用都要通過(guò)網(wǎng)絡(luò)技術(shù)來(lái)實(shí)現(xiàn)。
    (2)主從式總線結(jié)構(gòu)。有一個(gè)微處理器稱為主微處理器，其他則稱為從微處理器，各處理器也都是完整獨(dú)立的系統(tǒng)。只有主微處理器能控制總線，并訪問(wèn)總線上的資源，主微處理器通過(guò)該總線對(duì)從微處理器進(jìn)行控制、監(jiān)視，并協(xié)調(diào)多個(gè)微處理器系統(tǒng)的操作；從微處理器只能被動(dòng)地執(zhí)行主微處理器發(fā)來(lái)的命令，或完成一些特定的功能，不能與主微處理器一起進(jìn)行系統(tǒng)的央策和規(guī)劃等工作，一般不能訪問(wèn)系統(tǒng)總線上的資源。主、從微處理器的通信可以通過(guò)I／o接口進(jìn)行應(yīng)答。也可以采用雙端RAM技術(shù)進(jìn)行，即通信的雙方都通過(guò)自己的總線讀／寫同一個(gè)存儲(chǔ)器。
    (3)多主cPu結(jié)構(gòu)。有一條并行主總線連接著多個(gè)微處理器系統(tǒng)，每個(gè)cPu可以直接訪問(wèn)所有系統(tǒng)資源，包括并行總線、總線上的系統(tǒng)存儲(chǔ)器及I／o接口；同時(shí)，還允許自由而獨(dú)立地使用所有資源，諸如局部存儲(chǔ)器、局部I／O接口等。各徽處理器從邏輯上分不出主從關(guān)系，為解央多個(gè)主cPU爭(zhēng)用并行總線的問(wèn)題，在這樣的系統(tǒng)中有一個(gè)總線仲裁器，為各cPu分配了總線優(yōu)先級(jí)別，每一時(shí)刻，只有總線優(yōu)先級(jí)較高的cPU可以使用并行．潦線。2．共享存儲(chǔ)器結(jié)構(gòu)
  采用多端口存儲(chǔ)器來(lái)實(shí)現(xiàn)各cPU之間的互聯(lián)和通信，每個(gè)端口都配有一套數(shù)據(jù)、地址控制線，以供端口訪問(wèn)，由專門的多端口控制邏輯電路解決訪問(wèn)的沖突。但這種方式由于同一時(shí)刻只能有一個(gè)微處理器對(duì)多端口存儲(chǔ)器試y寫，所以功能復(fù)雜。當(dāng)要求微處理器數(shù)量增多時(shí)，會(huì)因爭(zhēng)用共享存儲(chǔ)器而造成信息傳輸?shù)淖枞�，降低系統(tǒng)效率，因此，擴(kuò)展功能很困難。